日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 2月28日

出願番号

Application Number:


特願2001-054854

出 顏 人 Applicant(s):

株式会社アドバンスト・ディスプレイ

2001年11月26日

特許庁長官 Commissioner, Japan Patent Office 及川耕



特2001-054854

【書類名】

特許願

【整理番号】

A200112101

【提出日】

平成13年 2月28日

【あて先】

特許庁長官 及川 耕造 殿

【国際特許分類】

G02F 1/133

【発明者】

【住所又は居所】

熊本県菊池郡西合志町御代志997番地 株式会社アド

バンスト・ディスプレイ内

【氏名】

小西 幸信

【発明者】

【住所又は居所】 熊本県菊池郡西合志町御代志997番地 株式会社アド

バンスト・ディスプレイ内

【氏名】

中山 明男

【発明者】

【住所又は居所】

熊本県菊池郡西合志町御代志997番地 株式会社アド

バンスト・ディスプレイ内

【氏名】

小林 和弘

【特許出願人】

【識別番号】 595059056

【氏名又は名称】

株式会社アドバンスト・ディスプレイ

【代理人】

【識別番号】

100065226

【弁理士】

【氏名又は名称】

朝日奈 宗太

【電話番号】

06-6943-8922

【選任した代理人】

【識別番号】

100098257

【弁理士】

【氏名又は名称】 佐木 啓二

【手数料の表示】

【予納台帳番号】 001627

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

0004451

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 液晶表示装置

【特許請求の範囲】

【請求項1】 画素電極と、該画素電極に接続されたスイッチング素子と、該スイッチング素子に接続されたゲート配線およびソース配線とを備える表示部が表面に形成され、さらに該表示部の外側に、前記ゲート配線および前記ソース配線に外部信号源からの電気配線を接続するための端子部が形成されてなるTFTアレイ基板と、

該TFTアレイ基板に対向して配置された対向基板と、

前記両基板間に挟持された液晶材料と

からなる液晶表示装置であって、

前記端子部が、前記外部信号源からの電気配線が接続される端子電極と、該端子電極の下層に配置されコンタクトホールを介して該端子電極へと接続される第1 の金属配線および第2の金属配線を有し、

前記第1の金属配線と前記第2の金属配線とが、あいだに絶縁膜を介して形成されていることを特徴とする液晶表示装置。

【請求項2】 前記第1の金属配線が前記ソース配線と同層で形成され、前記第2の金属配線が前記ゲート配線と同層で形成されていることを特徴とする請求項1記載の液晶表示装置。

【請求項3】 前記第1の金属配線が前記ソース配線へと接続されており、 前記第2の金属配線は前記第1の金属配線よりも下層側に形成されていることを 特徴とする請求項1または2記載の液晶表示装置。

【請求項4】 前記第2の金属配線が前記ゲート配線へと接続されており、 前記第2の金属配線は前記第1の金属配線よりも下層側に形成されていることを 特徴とする請求項1または2記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、液晶表示装置に関し、とくに薄膜トランジスタ(以下、TFTと称

する)をスイッチング素子として搭載したアクティブマトリクス型の液晶表示装置に関するものである。

[0002]

【従来の技術】

液晶表示装置は、一対の基板間に液晶材料を挟持してなる。図5に、一方の基板について、その拡大平面図を示す。図5に示すように、一方の基板には縦横のマトリクス状に画素電極15が設けられ、各画素電極への電圧印加を制御するためにスイッチング素子が設けられている。スイッチング素子としては薄膜トランジスタ(以下、TFTと称する)17が用いられることが多い。そのため、この基板はTFTアレイ基板と呼ばれる。TFTアレイ基板には、さらに、各TFT17に電気信号を供給するために、ゲート配線2およびソース配線9が設けられている。ゲート配線2への信号印加によってTFT17をオンにすると、ソース配線9の電位が画素電極15へと書き込まれる。もう一方の基板の表面には、対向電極が設けられており、対向電極一画素電極間の電位差によってあいだに挟まれた液晶が駆動され、所望の表示を得ることができる。

[0003]

図4にTFTアレイ基板の全体平面を示す。前記画素電極15、TFT17などは表示部22に設けられ、その周辺に、端子部20,21が設けられている。端子部20,21には、それぞれソース端子18およびゲート端子19が設けられており、ソース端子18は表示部22のソース配線9へと、ゲート端子19は表示部22のゲート配線2へと、それぞれ接続されている。

[0004]

製造工程中に静電気などによってTFT17が破壊されることがないように、ソース端子18およびゲート端子19は、ショートリング23に接続されている。製造工程の最終段階で、TFTアレイ基板の端部を切り落としてショートリング23を除去し、その後、各ソース端子18、ゲート端子19に信号源からの配線を接続して液晶表示装置は完成する。

[0005]

つぎに、TFTアレイ基板の製造工程を図6,7,8を用いて説明する。図6

,7にはTFTアレイ基板上のTFTおよびソース端子について、その断面が示されている。

[0006]

図において、1はガラス基板などの透明な絶縁性基板、あるいは単なる絶縁性基板である。2は基板1上に形成されたゲート配線であり、A1もしくはCrなどの金属層から形成される。4はゲート配線2上に基板1の全面にわたって形成されたゲート絶縁膜であり、シリコン窒化膜からなる。

[0007]

5はゲート絶縁膜4を介してゲート配線2の上方に形成された半導体層であり、アモルファスシリコン膜などからなる。6は半導体層5上に形成されたコンタクト層であり、n+型アモルファスシリコン膜からなる。7および8はそれぞれ、コンタクト層6上に形成されたソース電極、ドレイン電極であり、9はソース電極7およびドレイン電極8の形成と同時に形成されるソース配線、10はコンタクト層6を選択的にエッチングすることによって形成されたチャネル部である。11はTFT保護のためのパッシベーション膜であり、シリコン窒化膜からなる。

[0008]

12は、画素電極への接続のためにドレイン電極 8上のパッシベーション膜 1 1に形成されたコンタクトホール、13は端子電極への接続のためにソース配線 9上のパッシベーション膜 11に形成されたコンタクトホールである。

[0009]

さらに、15はコンタクトホール12を介してドレイン電極8へと接続された画素電極であり、ITO膜からなる。16は画素電極15と同時に形成され、コンタクトホール13を介してソース配線9へと接続された端子電極である。

[0010]

図8は、図7(c)におけるソース端子18を拡大して示した図であり、図8(a)がソース端子18の平面を、図8(b)が図8(a)の矢視B-B断面をそれぞれあらわしている。

[0011]

TFTアレイ基板の製造にあたっては、まず、絶縁性基板1の表面にたとえば CuやAlなどの金属膜をスパッタ法により成膜し、写真製版法により形成した レジストを用いてパターニングし、ゲート配線2を形成する(図6(a))。

[0012]

つぎに、プラズマCVD法によりゲート絶縁膜4となるシリコン窒化膜を全面に形成し(図6(b))、さらにアモルファスシリコン膜および不純物がドープされたn+型アモルファスシリコン膜を順次成膜したのち、写真製版法により形成したレジストを用いてアモルファスシリコン膜およびn+型アモルファスシリコン膜を同時にパターニングし、ゲート配線2の上方にTFTの半導体層5およびコンタクト層6を形成する(図6(c))。

[0013]

つぎに、図7(a)に示すように、ソース電極、ドレイン電極およびソース配線を形成するために、まずスパッタ法などにより、Cr膜もしくはA1膜などの金属膜を成膜し、写真製版法により形成したレジストを用いてパターニングし、ソース電極7、ドレイン電極8およびソース配線9を形成する。ついでドライエッチング法によりソース電極7およびドレイン電極8に覆われていない部分のn+アモルファスシリコン膜(コンタクト層6)をエッチングしてチャネル部10を形成する。

[0014]

つぎに、図7(b)に示すように、TFTを保護するために、プラズマCVD 法などによりシリコン窒化膜を成膜して、パッシベーション膜11を形成する。 その後、写真製版法により形成したレジストを用い、ドライエッチング法により 、画素電極とドレイン電極8とを接続するためのコンタクトホール12と、ソー ス配線9と端子電極とを接続するためのコンタクトホール13を形成する。

[0015]

最後に、図7(c)に示すように、透明導電膜としてITO膜をスパッタ法などにより成膜したのち、写真製版法により形成したレジストを用いてパターニングし、画素電極15を形成すると同時に、外部信号源との接続のための端子電極16を形成する。

[0016]

このようにして製造したTFTアレイ基板について、ソース端子18の拡大図を図8に示す。すでに説明したように、ソース端子18の最上層には外部信号源との接続のための端子電極16が形成され、端子電極16はコンタクトホール13を介してソース配線9に接続されている。そして、ソース配線9の一端はTFT17のソース電極7へと接続されている。一方、ソース配線9のもう一端は、ショートリング23へと接続されている。

[0017]

製造工程の最終段階において、TFTアレイ基板の端部を切断位置24で切り落とし、さらに面取りをおこなってショートリング23を除去する。このときの面取り工程によって、基板端面においてソース配線9が剥離し、剥離した金属膜片同士が接触して、隣り合う端子同士を短絡させ隣接配線間のショートを引き起こすという問題があった。また、とくに切断位置を端子電極のすぐ近くとした場合や、製造装置の精度などによって切断位置が端子電極の近くにまでおよぶ場合などでは、剥離した金属膜片が隣の端子の端子電極に接触して、やはり隣接配線間のショートを引き起こすという問題があった。

[0018]

【発明が解決しようとする課題】

以上のように従来のTFTアレイ基板では、図8に示すように、ソース端子1 8において端子電極16の下層の金属層は、表示部側、ショートリング側ともす べて同層の金属層、すなわちソース配線9で形成されている。

[0019]

この構造においては、基板の切断および面取り工程時に切断位置24で基板の面取りを行なう場合、端子部端面のソース配線9が面取り工程によりはがれ、はがれた金属膜片同士が接触し、隣り合う端子同士を短絡させ、隣接配線間のショートを引き起こすなどの問題があった。また、はがれた金属膜片が端子電極に接触し、隣り合う端子同士を短絡させ隣接配線間のショートを引き起こすなどの問題があった。

[0020]

本発明は、叙上のような問題点を解消するためになされたもので、基板の切断 および面取りによる金属層のはがれを防止して、信頼性の高い液晶表示装置を得 ることを目的とする。

[0021]

【課題を解決するための手段】

本発明にかかわる液晶表示装置は、一対の基板間に液晶材料を挟持してなり、一方の基板に、画素電極と、該画素電極に電気的に接続されたスイッチング素子と、該スイッチング素子に電気的に接続されたゲート配線およびソース配線とを備える表示部が形成され、さらに該表示部の外側に、前記ゲート配線および前記ソース配線に外部信号源からの電気配線を接続するための端子部が形成されてなる液晶表示装置であって、前記端子部が、基板の最上層に位置し前記外部信号源からの電気配線が接続される端子電極と、該端子電極の下層に配置されコンタクトホールを介して該端子電極へと接続される第1の金属配線および第2の金属配線を有し、前記第1の金属配線と前記第2の金属配線とが、あいだに絶縁膜を介して形成されていることを特徴とする。

[0022]

また、第1および第2の金属配線の一方が前記ゲート配線と同層に形成され、 他方が前記ソース配線と同層に形成されていることを特徴とする。

[0023]

また、第1および第2の金属配線の一方がソース配線へと接続されており、他方の金属配線はこの金属配線よりも下層側に形成されていることを特徴とする。

[0024]

あるいは、第1および第2の金属配線の一方がゲート配線へと接続されており、他方の金属配線はこの金属配線よりも下層側に形成されていることを特徴とする。

[0025]

【発明の実施の形態】

実施の形態1

以下、本発明の一実施の形態について、図に基づいて説明する。

[0026]

図1,2は本発明の実施の形態1による液晶表示装置のTFTアレイ基板について、TFTおよびソース端子の製造工程を示す断面図である。

[0027]

図において、1はガラス基板などの透明な絶縁性基板、あるいは単なる絶縁性基板である。2,3はそれぞれ、基板1上に形成されたゲート配線、ショートリングへの取り出し配線であり、A1もしくはCrなどの金属層から形成される。4はゲート配線2および取り出し配線3上に基板1の全面にわたって形成されたゲート絶縁膜であり、シリコン窒化膜からなる。

[0028]

5はゲート絶縁膜4を介してゲート配線2の上方に形成された半導体層であり、アモルファスシリコン膜などからなる。6は半導体層5上に形成されたコンタクト層であり、n+型アモルファスシリコン膜からなる。7および8はそれぞれ、コンタクト層6上に形成されたソース電極、ドレイン電極であり、9はソース電極7およびドレイン電極8の形成と同時に形成されたソース配線、10はコンタクト層6を選択的にエッチングすることにより形成されたチャネル部である。11はTFT保護のためのパッシベーション膜であり、シリコン窒化膜からなる

[0029]

12は、画素電極への接続のためにドレイン電極8上のパッシベーション膜1 1に形成されたコンタクトホール、13はソース配線9と端子電極とを接続する ためにソース配線9上のパッシベーション膜11に形成されたコンタクトホール 、14は端子電極と取り出し配線3とを接続するために、取り出し配線3上のゲート絶縁膜4およびパッシベーション膜11に形成されたコンタクトホールであ る。

[0030]

さらに、15はコンタクトホール12を介してドレイン電極8へと接続された画素電極であり、ITO膜からなる。16は画素電極15と同時に形成され、コンタクトホール13,14を介してソース配線9、取り出し配線3へと接続され

た端子電極である。

[0031]

図3は、図2(c)におけるソース端子18を拡大して示した図であり、図3(a)がソース端子18の平面を、図3(b)は図3(a)の矢視A-A断面をそれぞれあらわしている。

[0032]

つぎに、本実施の形態による液晶表示装置のTFTアレイ基板の製造方法を説明する。まず、図1(a)に示すように、絶縁性基板1の表面にたとえばCuやA1などの金属膜をスパッタ法により成膜したあと、写真製版法より形成したレジストを用いてパターニングし、ゲート配線2およびショートリングへの取り出し配線3を形成する。

[0033]

Cr膜やA1膜などの金属膜のパターニングにはウェットエッチング法を用いるが、あらかじめエッチャントの組成を検討して、Cr膜やA1膜などの金属膜のエッチング端面をテーパ形状に形成することにより、この金属層の上層に形成する膜の被膜性を向上できる。

[0034]

つぎに、プラズマCVD法によりゲート絶縁膜4となるシリコン窒化膜を全面に形成し(図1(b))、さらにアモルファスシリコン膜と不純物がドープされた n +型アモルファスシリコン膜とを順次成膜したのち、写真製版法により形成したレジストを用いてアモルファスシリコン膜および n +型アモルファスシリコン膜を同時にパターニングし、ゲート配線2の上方にTFTの半導体層5およびコンタクト層6を形成する(図1(c))。

[0035]

つぎに、図2(a)に示すように、ソース電極、ドレイン電極およびソース配線を形成するために、まずスパッタ法などにより、Cr膜もしくはA1膜などの金属膜を成膜し、写真製版法により形成したレジストを用いてパターニングし、ソース電極7、ドレイン電極8およびソース配線9を形成する。ついで、ドライエッチング法によりソース電極7およびドレイン電極8に覆われていない部分の

n+型アモルファスシリコン膜(コンタクト層6)をエッチングしてチャネル部10を形成する。

[0036]

つぎに、図2(b)に示すように、TFTを保護するために、プラズマCVD 法などによりシリコン窒化膜を成膜して、パッシベーション膜11を形成する。その後、写真製版法により形成したレジストを用い、ドライエッチング法により 画素電極とドレイン電極8とを接続するためのコンタクトホール12と、ソース 配線9と端子電極とを接続するためのコンタクトホール13と、端子電極と取り出し配線3とを接続するためのコンタクトホール14とを形成する。

[0037]

最後に、図2 (c) に示すように、透明導電膜としてITO膜をスパッタ法などにより成膜したのち、写真製版法により形成したレジストを用いてパターニングし、画素電極15を形成すると同時に、端子電極16を形成する。

[0038]

したがって、ソース配線9は、コンタクトホール13、端子電極16およびコンタクトホール14を介して、ショートリングへの取り出し配線3に電気的に接続されている。

[0039]

以上の工程により形成されたTFTアレイ基板の表面にさらに配向膜を形成し、透明絶縁性基板上に遮光膜、対向電極、配向膜などを形成してなる対向基板を対向配置し、両基板のあいだに液晶材料を注入してシール材で封止し、そののちTFTアレイ基板の端部を切断してショートリング23を除去し、切断面の面取りを行なうことにより液晶表示装置を構成する。

[0040]

本実施の形態による液晶表示装置のTFTアレイ基板においては、図3のソース端子18の拡大図に示すように、端子部形成時に端子電極16の下層の金属配線を、表示部側と基板端部側とでそれぞれ別の金属層から形成する。つまり、表示部側の金属配線であるソース配線9はソース電極7やドレイン電極8と同一の金属層から形成され、基板端部側すなわちショートリング側の金属配線である取

り出し配線3はゲート配線2と同一の金属層から形成される。

[0041]

本発明によれば、図3に示した切断位置24において、金属配線すなわち取り出し配線3がゲート絶縁膜4よりも下層にある。したがって、基板切断時の面取りによって取り出し配線3が削られることがなくなる、あるいは削られる両が少なくなり、金属膜片の発生を最小限に抑制することができる。また、上層に位置するゲート絶縁膜4が抑えの役割を果たすため、この点からも、取り出し配線3の剥離を抑制して金属膜片の発生を防ぎ、端子間短絡の発生を防止することができる。

[0042]

なお、本実施の形態では、ソース電極およびソース配線がゲート配線よりも上層に形成され、ソース端子での短絡が問題となるTFTアレイ基板を例として説明を行なった。しかし、ゲート配線がソース配線よりも上層に形成されているTFTアレイ基板であっても、本発明によって切断、面取り位置でのゲート配線端部の剥離を抑制して、端子間短絡を防止することが可能である。

[0043]

【発明の効果】

以上のように、本発明によれば、端子部で端子電極の下層に位置する金属配線において、基板端部側の金属配線を表示部側の金属配線と別層に形成しているため、基板の切断および面取り工程時に、金属配線がはがれて金属膜片を生じることを防ぎ、金属膜片による端子間ショートを防止して、より信頼性の高い液晶表示装置を得ることができる。また、切断および面取りを行なう位置を端子電極のすぐ近くとしても端子間ショートを生じることがないため、高精度の切断面取り設備が不要となる、液晶表示装置の小型化が可能となる、切断しろを小さくして材料の無駄を少なくすることができるなどの利点がある。

【図面の簡単な説明】

【図1】

本発明の実施の形態1による液晶表示装置のTFTアレイ基板の製造工程を示す断面図である。

【図2】

本発明の実施の形態1による液晶表示装置のTFTアレイ基板の製造工程を示す断面図であり、図1に続く工程を表わした図である。

【図3】

本発明の実施の形態1による液晶表示装置のTFTアレイ基板について、端子部を拡大して示した平面図、および断面図である。

【図4】

液晶表示装置のTFTアレイ基板の全体を示す概略平面図である。

【図5】

液晶表示装置のTFTアレイ基板を示す平面図であり、とくに表示部の画素を示す図である。

【図6】

従来の技術による液晶表示装置のTFTアレイ基板の製造工程を示す断面図である。

【図7】

従来の技術による液晶表示装置のTFTアレイ基板の製造工程を示す断面図である

【図8】


従来の技術による液晶表示装置のTFTアレイ基板について、端子部を拡大して示した平面図、および断面図である。

【符号の説明】


- 1 基板
- 2 ゲート配線
- 3 ショートリングへの取り出し配線
- 4 ゲート絶縁膜
- 5 半導体層
- 6 コンタクト層
- 7 ソース電極
- 8 ドレイン電極

特2001-054854


- 9 ソース配線
- 10 チャネル部
- 11 パッシベーション膜
- 12、13、14 コンタクトホール
 - 15 画素電極
 - 16 端子電極
 - 17 TFT
 - 18 ソース端子
 - 19 ゲート端子
 - 20、21 端子部
 - 2 2 表示部
 - 23 ショートリング
 - 24 切断位置




【図2】









【図4】




【図5】












【図8】



特2001-054854

【書類名】

要約書

【要約】

【課題】 アクティブマトリクス型液晶表示装置の薄膜トランジスタ (TFT) アレイ基板において、端子間ショートを低減させ、生産性および信頼性の高い液晶表示装置を得る。

【解決手段】 TFTアレイ基板上に設ける信号入力用の端子部において、端子電極の下層に位置する金属配線を、表示部側と基板端部側とでそれぞれ別々の金属層から形成し、基板端部側の金属層を表示部側の金属層より下層に形成することで、基板の切断および面取り時に金属層がはがれることを防止し、端子間ショートを低減する。

【選択図】

図 3

出願人履歴情報

識別番号

[595059056]

1. 変更年月日

1995年 4月21日

[変更理由]

新規登録

住 所

熊本県菊池郡西合志町御代志997番地

氏 名

株式会社アドバンスト・ディスプレイ